本套例题围绕第 11 章「触发器与时序逻辑电路」的核心考点展开，覆盖以下板块：

一、触发器：RS/D/JK/T 触发器的特性方程与工作波形画法，边沿触发与电平触发的区别，触发器相互转换。
二、寄存器：n 位并行寄存器与移位寄存器（74LS194）的工作原理。
三、计数器：同步/异步计数器，用清零法与置数法把集成计数器（74LS161/160/290）构成任意进制计数器。
四、555 定时器及其典型应用（单稳态、多谐振荡器、施密特）。

题目按难度分三级：

  • 基础：直接套用特性方程与基本公式；
  • 进阶：综合分析与设计流程（驱动方程、状态方程、计数译码）；
  • 拓展：开放思考与时序推演（模数判定、自启动检查）。

做题提醒：触发器题先写特性方程、再逐时钟沿推状态；计数器题先分清所用集成芯片是「同步置数」还是「异步清零」，并记住「清零法数到 N、置数法数到 N−1」的差 1 规律。

一、基础概念示例题

例题11-1 ｜ 难度：基础

【题目】写出 RS、JK、D、T 四种触发器的特性方程，并说明 JK 触发器接成 T’ 触发器后的分频作用。约定用 Q’ 表示现态 Q(n) 取反，Q 即现态 Q(n)。

【解题步骤】

  1. 逐一回忆各触发器的次态表达式，注意 RS 触发器的输入约束。
  2. 说明 T’ 触发器的翻转特点与二分频作用，并举一个频率换算的小例子。

【答案解析】

  • RS 触发器：Q(n+1) = S + R’·Q，约束条件 S·R = 0（S、R 不允许同时为 1，否则次态不定）。
  • JK 触发器：Q(n+1) = J·Q’ + K’·Q；J=K=1 时 Q(n+1) = Q’，每来一个有效沿翻转一次。
  • D 触发器：Q(n+1) = D（次态等于输入，无条件跟随）。
  • T 触发器：Q(n+1) = T⊕Q；T=1（即 T’ 触发器）时 Q(n+1) = Q’，实现翻转。

把 JK 触发器接成 J=K=1 即为 T’ 触发器；若输入端加 100kHz 方波，输出 Q 在每个有效沿翻转一次，频率为 50kHz，实现二分频。D→T’ 触发器也可由 D 触发器外加连线 D=Q’ 构成，这是触发器相互转换中最常用的一种。边沿触发只在有效沿更新，抗干扰好于电平触发（电平触发在有效电平期间持续跟随输入变化）。

【知识点链接】触发器特性方程、触发器相互转换、边沿触发与二分频，详见《电子信息专升本 · 第11章 触发器与时序逻辑电路》学习要点：https://su6660.github.io/2026/10/06/20261006-电子信息专升本-11-触发器与时序逻辑电路/

例题11-2 ｜ 难度：基础

【题目】上升沿触发的 D 触发器，初态 Q=0。设时钟 CP 依次出现 4 个上升沿，对应时刻的 D 输入分别为 1、0、1、1，求每个时钟沿后的 Q，并说明多位 D 触发器如何构成寄存器。

【解题步骤】

  1. D 触发器只在 CP 上升沿采样 D，其余时间 Q 保持原值不变，这是边沿触发的核心特征。
  2. 从初态 Q=0 出发，逐个上升沿把 D 的值送入 Q。

【答案解析】触发过程如下表：

时钟沿 D 输入 触发后 Q
初态 - 0
第 1 个上升沿 1 1
第 2 个上升沿 0 0
第 3 个上升沿 1 1
第 4 个上升沿 1 1

可见 D 触发器只在有效时钟边沿更新，两次时钟沿之间即使 D 变化，Q 也保持不变，这正是寄存器能可靠锁存数据的原理。把 n 个 D 触发器共用一个时钟、各自存入一位数据，即可构成 n 位并行寄存器（如 4 个 D 触发器构成 4 位寄存器）；若把它们首尾相接串行传递，则构成移位寄存器（如 74LS194）。

【知识点链接】D 触发器工作波形、寄存器与移位寄存器，详见《电子信息专升本 · 第11章 触发器与时序逻辑电路》学习要点：https://su6660.github.io/2026/10/06/20261006-电子信息专升本-11-触发器与时序逻辑电路/

例题11-3 ｜ 难度：基础

【题目】简述 555 定时器内部三个 5kΩ 分压电阻、两个比较器阈值的作用，列出它的三种典型应用；并计算由 555 构成的多谐振荡器在 R1=10kΩ、R2=10kΩ、C=10μF 时的振荡周期与频率。

【解题步骤】

  1. 三个阻值相同的 5kΩ 电阻把电源 Vcc 分成 1/3 Vcc 与 2/3 Vcc 两个参考电压，分别作为下、上比较器的阈值。
  2. 按有无稳态归纳三种典型应用：单稳态、多谐振荡器、施密特触发器。
  3. 代入多谐振荡器周期公式 T ≈ 0.693·(R1 + 2R2)·C 求周期，再取倒数求频率。

【答案解析】555 内部两个阈值分别为 1/3 Vcc（下比较器）与 2/3 Vcc（上比较器），TH、TR 端与之比较决定输出翻转。三种典型应用：单稳态触发器（触发后输出固定宽度的脉冲）、多谐振荡器（无稳态、自动持续产生方波）、施密特触发器（对输入信号整形，具有回差）。周期计算：T = 0.693×(10k + 2×10k)×10μF = 0.693×30000×0.00001 = 0.208 s，频率 f = 1/T ≈ 4.8 Hz。提示：公式中的 R1 是充电回路中的充电电阻、R2 兼作充电与放电电阻，占空比由 R1 与 R2 的相对大小决定。

【知识点链接】555 定时器结构与典型应用（单稳态、多谐振荡器、施密特），详见《电子信息专升本 · 第11章 触发器与时序逻辑电路》学习要点：https://su6660.github.io/2026/10/06/20261006-电子信息专升本-11-触发器与时序逻辑电路/

二、综合应用题

例题11-4 ｜ 难度：进阶

【题目】用 74LS161（4 位同步二进制加法计数器，异步清零 RD’、同步置数 LD’）构成十二进制计数器，说明采用同步置数法时的状态译码位置与完整构成过程。

【解题步骤】

  1. 明确 74LS161 的计数范围是 0000~1111（模 16），其中 RD’ 为异步清零（低有效）、LD’ 为同步置数（低有效）。
  2. 目标模数 N=12，状态取 00001011（即十进制 011）共 12 个稳定状态，状态循环为：0000 → 0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001 → 1010 → 1011 → 0000。
  3. 同步置数法在状态 N−1 处译码置数：当 Q3Q2Q1Q0 = 1011（十进制 11）时该状态被译出，使 LD’=0，下一个时钟沿到来时同步置入 0000。
  4. 1011 的译码条件即 Q3·Q1·Q0 = 1（此时 Q2=0），用它去驱动 LD’ 完成置数即可。

【答案解析】关键结论：同步置数法数到 N−1（此处 1011）译码置数，得到 0~11 共 12 个稳定状态，构成十二进制（模 12）计数器。记忆技巧「清零法数到 N、置数法数到 N−1」，两个差 1 是本章高频考点，做题时要先分清用的是同步置数还是异步清零，再套用对应的「差 1」规则。

【知识点链接】74LS161 特性、任意进制计数器的构成（清零法/置数法），详见《电子信息专升本 · 第11章 触发器与时序逻辑电路》学习要点：https://su6660.github.io/2026/10/06/20261006-电子信息专升本-11-触发器与时序逻辑电路/

例题11-5 ｜ 难度：进阶

【题目】用 74LS161 的异步清零法构成六进制计数器，写出状态译码位置，说明与同步置数法在「差 1」上的不同；并简述 74LS194 移位寄存器的四种工作方式。

【解题步骤】

  1. 目标模数 N=6，稳定状态取 00000101（十进制 05），循环为：0000 → 0001 → 0010 → 0011 → 0100 → 0101 → 0000。
  2. 异步清零法在状态 N 处译码清零：当计到 0110（十进制 6）时将其译出并使 RD’=0，异步立即清零返回 0000。
  3. 0110 只是瞬态出现、随即被清零，稳定的循环状态仍是 0000~0101 共 6 个，模数为 6。
  4. 对比同步置数法（数到 N−1=1011 才置数）与异步清零法（数到 N=6 即清零），把握两条规律的差 1 关系。

【答案解析】六进制计数器：把 0110（Q2、Q1 同时为 1）译码后接 RD’，实现异步清零，得到 0~5 共 6 个稳定状态、模 6。规律：异步清零「数到 N」、同步置数「数到 N−1」。移位寄存器 74LS194 具备并行输入、右移、左移、保持四种工作方式，由两位控制字选择，常用于数据的串/并转换与移位运算。设计完成后还要养成核对「状态数是否等于模数、能否自启动」的习惯。

【知识点链接】清零法与置数法构成任意进制计数器、移位寄存器 74LS194，详见《电子信息专升本 · 第11章 触发器与时序逻辑电路》学习要点：https://su6660.github.io/2026/10/06/20261006-电子信息专升本-11-触发器与时序逻辑电路/

三、拓展思考题

例题11-6 ｜ 难度：拓展

【题目】三个 JK 触发器都接成 T’ 触发器（J=K=1）并异步级联（前级输出 Q 作为后级时钟），构成计数器。请按「驱动方程 → 状态方程 → 状态循环」的时序分析三步法分析其模数，并判断是否自启动。

【思路提示】
先把 J=K=1 代入 JK 特性方程，得到每个触发器的状态方程；再按级联关系逐步推出三位状态 Q2Q1Q0 的完整循环序列；最后检查是否存在不进入主循环的无效状态，从而判断是否自启动。

【参考答案要点】

  1. 驱动方程：三级的 J、K 均等于 1；代入 JK 特性方程 Q(n+1) = J·Q’ + K’·Q = 1·Q’ + 1’·Q = Q’，得到每个触发器的状态方程 Q(n+1) = Q’（每来一个有效时钟沿翻转一次）。
  2. 状态循环（异步级联，前级输出作为后级时钟，低位先变化）：000 → 001 → 010 → 011 → 100 → 101 → 110 → 111 → 000，恰好遍历全部 8 个状态并循环。
  3. 结论：构成模 8（2^3）二进制计数器，三级分别为二分频、四分频、八分频，末级输出频率为输入时钟的 1/8。8 个状态全部位于循环内，不存在无效状态，因此完全自启动，无需额外的译码校正电路。

相关知识点链接