第 11 章 触发器与时序逻辑电路

一、考纲考点清单

  1. 触发器的定义、分类与动作特点（电平触发、边沿触发）
  2. RS、JK、D、T 触发器的工作原理与特性方程
  3. 触发器之间的相互转换
  4. 寄存器与移位寄存器（74LS194）
  5. 计数器（74LS161/160、74LS290、74LS193）及任意进制计数器的构成
  6. 同步时序逻辑电路的分析方法

二、核心知识点

2.1 各类触发器

类型 特性方程 说明
基本 RS Q(n+1) = S + R̄Q(n)，约束 SR = 0 电平触发
JK Q(n+1) = JQ̄(n) + K̄Q(n) 边沿触发，功能最全：置0/置1/保持/翻转
D Q(n+1) = D 边沿触发，常用于寄存器
T Q(n+1) = T⊕Q(n) T=1 翻转（T′触发器）
  • 动作特点：边沿触发（上升沿或下降沿）抗干扰好；电平触发在时钟有效电平期间输入变化会影响输出。
  • 触发器转换：如 D → T′：Q̄ 接回 D 端（D = Q̄），每来一个时钟翻转一次（二分频）。

2.2 寄存器与移位寄存器

  • 寄存器：n 个 D 触发器共时钟，并行输入并行输出，存 n 位数据。
  • 移位寄存器 74LS194（4 位双向）：可实现左移、右移、并入并出、保持；常用于构成环形计数器（循环移位）。

2.3 计数器

  • 分类：同步/异步；加法、减法、可逆；二进制、十进制（BCD）、任意进制。
  • 74LS161：4 位同步二进制加法计数器，异步清零端 RD（低有效）、同步置数端 LD（低有效）——构成任意进制计数器的两个方法：
    • 反馈清零法（异步清零）：N 进制取状态 N 的译码瞬时清零（有毛刺风险）；
    • 反馈置数法（同步置数）：取状态 N−1 的译码置数，工作可靠，推荐。
  • 74LS160 为十进制版；74LS290 异步二–五–十进制计数器（含 S9、R0 端，可构成 8421 十进制计数）。
  • 任意进制计数器设计步骤：选芯片 → 定清零/置数方式 → 找反馈状态 → 接译码电路 → 验证。

2.4 同步时序电路分析

三步方程：

  1. 驱动方程（各触发器输入端表达式，由电路图得）；
  2. 状态方程（代入特性方程）；
  3. 输出方程；
    再由状态方程列状态转换表/画状态转换图，说明功能（常为计数器/序列检测器）。

三、关键公式速查

名称 公式
JK 触发器 Q(n+1) = JQ̄(n) + K̄Q(n)
D 触发器 Q(n+1) = D
T 触发器 Q(n+1) = T⊕Q(n)
D→T′ D = Q̄

四、典型例题

例 1：用 74LS161 的同步置数法构成十二进制计数器。

解：161 为 4 位二进制（0~15），取 12 个状态：

  • 用同步置数：选状态 011（00001011），在 Q3Q2Q1Q0 = 1011 时译码产生 LD = 0，置入 0000；
  • 反馈译码：LD = (Q3·Q1·Q0)’ 接一个 3 输入与非门输出；
  • 计数顺序 0→1→…→11→0 循环，完成十二进制计数（若用异步清零则取状态 1100 时清零）。

例 2：T′ 触发器（T = 1）输入时钟 f = 100 kHz，求输出 Q 的频率。

解：T = 1 每时钟翻转一次，输出为输入频率的一半（二分频）：fQ = 50 kHz。

五、解题方法小结与易错点

  • “异步清零”在状态 N 上清零、”同步置数”在状态 N−1 上置数，两个差 1 的坑务必记牢。
  • 计数器设计题最后要验证：数够 N 个状态、无多余状态干扰（必要时检查自启动）。
  • 时序电路分析题先求驱动方程再代特性方程，别跳步，状态表按 2ⁿ 全列。
  • 边沿触发看波形图时，只在有效时钟边沿更新输出；电平触发在有效电平期间跟随输入。